課程大綱

課程資訊

課程名稱

積體電路設計
INTEGRATED CIRCUIT DESIGN

開課學期

98-2

授課對象

學程積體電路設計第二專長學程

授課教師

盧奕璋

課號

EE3020

課程識別碼

901 40500

班次

學分

全/半年

半年

必/選修

選修

上課時間

星期五6,7,8(13:20~16:20)

上課地點

電二143

備註

總人數上限：80人

Ceiba 課程網頁

http://ceiba.ntu.edu.tw/982icd

課程簡介影片

核心能力關聯

核心能力與課程規劃關聯圖

課程大綱

為確保您我的權利,請尊重智慧財產權及不得非法影印

課程概述

1. CMOS Processing Technology (2 weeks)
2. MOS Transistors (2 weeks)
3. CAD Tools (1 weeks)
4. Circuit Performance Estimation (2 weeks)
5. Combinational Circuit Design (2 week)
6. Sequential Circuit Design (2 week)
7. Control Structures (1 week)
8. Datapath Subsystems (2 weeks)
9. Array Subsystems (1 weeks)
10. Special-purpose Subsystems (1 week)

課程目標

本課程內容主要為CMOS積體電路設計與佈局之介紹，選修本課程同學將習得積體電路設計的基本技術。

課程要求

1.成績評量方式
作業40%、期中考30%、期末考30%

2. 預修課程
電子學 (I)(II)(III)
交換電路與邏輯設計

預期每週課後學習時數

Office Hours

指定閱讀

參考書目

教科書: N. Weste and D. Harris, CMOS VLSI Design, A Circuits and Systems Perspective, 3rd Ed., Addison-Wesley, 2005.
參考書目: E. Brunvand, Digital VLSI Chip Design with Cadence and Synopsys CAD Tools, Addison-Wesley, 2010.

評量方式
(僅供參考)

No.	項目	百分比	說明
1.	作業	40%	HW1 4%; HW2~HW5 6%; HW6 12%
2.	期中考	30%
3.	期末考	30%

課程進度

週次	日期	單元主題
第1週	2/26	CMOS Processing Technology – I
第2週	3/05	CMOS Processing Technology – II ##CIC-CIS_2005-TR01_VP1.pdf 為參考資料 49頁不需印出 ##CIC-CIS_2005-TR01_VP3.pdf 為參考資料 14頁不需印出
第3週	3/12	MOS Transistor Theory – I ###1slide_per_page and 2slides_per_page are basically the same. You just need to print out one of these.
第4週	3/19	MOS Transistor Theory – II
第5週	3/26	CAD Tools for Digital Design
第6週	4/02	Performance Estimation – I
第7週	4/09	Performance Estimation – II
第8週	4/16	Combinational Circuit Design – I
第9週	4/23	Combinational Circuit Design – II
第10週	4/30	Midterm
第11週	5/07	Sequential Circuit Design – I
第12週	5/14	Sequential Circuit Design – II
第13週	5/21	Control Structures
第14週	5/28	Datapath Subsystems – I
第15週	6/04	Datapath Subsystems – II
第16週	6/11	Array Subsystems
第17週	6/18	Special Purpose Subsystems
第18週	6/25	Final